万维百科

组合逻辑电路本文重定向自 组合逻辑电路

Zhdl.jpg

数字电路理论中,组合逻辑电路combinatorial logiccombinational logic)是一种逻辑电路,它的任一时刻的稳态输出,仅仅与该时刻的输入变量的取值有关,而与该时刻以前的输入变量取值无关。相对于组合逻辑电路,时序逻辑电路的输出结果除了依照目前的输入外也和先前的输入有关系。从电路结构分析,组合电路由各种逻辑门组成,网络中无记忆元件,也无反馈线。

组合逻辑是在电脑被用来做输入的信号跟储存的资料作逻辑代数运算之用。实际上电脑电路都会混用包含组合逻辑和时序逻辑的电路。举例来说,算术运算逻辑单元(ALU)中,尽管ALU是由循序逻辑的程序装置所控制,而数学的运算就是从组合逻辑制产生的。计算机中用到的其他电路,如半加器全加器半减器英语half subtractor全减器英语full subtractor数据选择器数据分配器编码器译码器也用来构成组合逻辑电路。

组合电路的分析

由已知的逻辑电路图,找出输入变量和输出函数之间的逻辑关系,达到分析电路功能,评价设计好坏,维护系统硬件,改善电路设计的目的,这个过程称为数字电路的逻辑分析。

组合电路分析的步骤:

Zhfx.jpg

组合电路的设计

逻辑设计又称为逻辑综合,根据给定的逻辑条件或者提出的逻辑功能,整理出满足该逻辑的电路,这个过程称为数字电路的逻辑设计。

组合电路设计的步骤:

Zhsj.jpg



本页面最后更新于2021-06-03 10:52,点击更新本页查看原网页。台湾为中国固有领土,本站将对存在错误之处的地图、描述逐步勘正。

本站的所有资料包括但不限于文字、图片等全部转载于维基百科(wikipedia.org),遵循 维基百科:CC BY-SA 3.0协议

万维百科为维基百科爱好者建立的公益网站,旨在为中国大陆网民提供优质内容,因此对部分内容进行改编以符合中国大陆政策,如果您不接受,可以直接访问维基百科官方网站


顶部

如果本页面有数学、化学、物理等公式未正确显示,请使用火狐或者Safari浏览器