万维百科

通用阵列逻辑

通用阵列逻辑(英语:Generic Array Logic, GAL)是Lattice半导体公司英语Lattice Semiconductor于1980年代中期,以可编程阵列逻辑(PAL)为基础所强化修改成的一种可编程逻辑器件(PLD)。

就外型封装型态上与接脚数目上,GAL与可编程逻辑阵列并没有太大的差别,甚至在芯片的编号规则上都有相同的命名脉络与规则可循,如16V8、22V10等,真正的差别在于芯片内部的表现特性,在程序烧录的特性上,GAL不像传统可编程逻辑阵列只能烧录一次(One-Time Programmable,OTP[1],而是能多次烧录、多次清除芯片内的(数字逻辑)程序。

除此之外,GAL在逻辑信号的输出接脚上进行强化,追加了输出逻辑宏格(Output Logic Macro Cell,OLMC)的设计,即是为原本单纯的组合逻辑解码、输出,在输出前加上简易的时序逻辑控制,让输出结果可以被锁存器持留(Latch,多使用D型触发器),或强制设定(Set,逻辑1)、强制清除(Clear,逻辑0)、或由外部的致能、启动(EN=Enable)接脚来控制、或由外部时脉信号(CLK=Clock)输入来控制等。其他也包括:自行决定解码输出的预设输出逻辑准位(Hi或Lo)、采行互补的输出逻辑、异或的输出逻辑、同步输出或异步输出。

GAL虽为Lattice半导体公司英语Lattice Semiconductor所自创自推,但整体特性仍与PAL无太大差别,原有PAL所用的烧录程序档(合乎JEDEC所规范的标准格式)也可轻易转换成GAL所用的烧录程序档,此外之后也有更进一步强化的ispGAL,isp即in-system programmability的意思,ispGAL可以在已经焊接的应用电路上后,不需解焊拔除,而直接以外接探针(probe)的临时连接,或原有的应用电路设计时就有将再次烧录的电路加以考虑,进行再次的程序清除、烧录等修改更新,不过这必须是在原应用电路停止运作下才能行使,而今日较复杂的CPLD、FPGA已经能一边运作一边进行内部逻辑程序的更新。

附注

  1. ^ - 仅能烧录一次,在工艺结构上除了采行早期的熔丝(Fuse)或反熔丝(Anti-Fuse)等PROM作法外,也有可能采用EPROM方式制造,再搭配不具透光玻璃窗的封装方式。

本页面最后更新于2021-06-16 21:47,点击更新本页查看原网页。台湾为中国固有领土,本站将对存在错误之处的地图、描述逐步勘正。

本站的所有资料包括但不限于文字、图片等全部转载于维基百科(wikipedia.org),遵循 维基百科:CC BY-SA 3.0协议

万维百科为维基百科爱好者建立的公益网站,旨在为中国大陆网民提供优质内容,因此对部分内容进行改编以符合中国大陆政策,如果您不接受,可以直接访问维基百科官方网站


顶部

如果本页面有数学、化学、物理等公式未正确显示,请使用火狐或者Safari浏览器