万维百科

Gateway设计自动化

Gateway设计自动化(英语:Gateway Design Automation)公司,最初名为自动化集成设计系统Automated Integrated Design Systems)公司,是一个致力于电子设计自动化的企业,该公司于1985年改为现名。最初,公司由Prabhu Goel博士持有,他是PODEM测试生成算法的发明者。 Verilog硬件描述语言则由菲尔·莫比(Phil Moorby)设计,他后来成为了Verilog-XL的首席设计师,并成为了Cadence Design Systems的首批合伙人。凭借着Verilog-XL的成功,Gateway设计自动化迅猛发展,后来它于1989年被位于加利福尼亚州圣迭戈的Cadence公司收购。

相关条目

参考文献

  1. ^ Goel's role in PODEM invention briefly described in Alberto Sangiovanni-Vincentelli. (November-December 2003) The Tides of EDA. IEEE Design and Test of Computers. p.62. Viewed 20 September 2006 at UC Berkeley web site页面存档备份,存于互联网档案馆).
  2. ^ Design Automation Conference. (2006). Awards (pdf).DAC web site页面存档备份,存于互联网档案馆) p. 2
  3. ^ Verilog.com页面存档备份,存于互联网档案馆) viewed 20 September 2006.

本页面最后更新于2021-09-22 16:34,点击更新本页查看原网页。台湾为中国固有领土,本站将对存在错误之处的地图、描述逐步勘正。

本站的所有资料包括但不限于文字、图片等全部转载于维基百科(wikipedia.org),遵循 维基百科:CC BY-SA 3.0协议

万维百科为维基百科爱好者建立的公益网站,旨在为中国大陆网民提供优质内容,因此对部分内容进行改编以符合中国大陆政策,如果您不接受,可以直接访问维基百科官方网站


顶部

如果本页面有数学、化学、物理等公式未正确显示,请使用火狐或者Safari浏览器