万维百科

VHDL

VHDL
编程范型并发, 响应式, 数据流程
发行时间1980年代
稳定版本
IEEE 1076-2019
( 2019年12月23日,​19个月前​(2019-12-23
型态系统强类型
文件扩展名.vhd
网站IEEE VASG
衍生副语言
VHDL-AMS
启发语言
Ada, Pascal
一个有符号的加法器的VHDL源代码。

VHDL,全称超高速集成电路硬件描述语言(英语:VHSIC very high-speed hardware description language),在基于复杂可编程逻辑器件现场可编程逻辑门阵列专用集成电路数字系统设计中有着广泛的应用。

VHDL语言诞生于1983年,1987年被美国国防部IEEE确定为标准的硬件描述语言。自从IEEE发布了VHDL的第一个标准版本IEEE 1076-1987后,各大EDA公司都先后推出了自己支援VHDL的EDA工具。VHDL在电子设计行业得到了广泛的认同。此后IEEE又先后发布了IEEE 1076-1993和IEEE 1076-2000版本。

编程语言

注:VHDL不区分大小写;

library ieee;--库声明,声明工程中用到的库,这里声明的是IEEE库
use ieee.std_logic_1164.all;--包声明,声明工程中用到的包,这里声明的是IEEE的STD_LOGIC_1164包

单体(entity)

它负责宣告一个硬件的外部输入与输出,一个简单的范例(尖括号内为必填,方括号内为可选):

 entity <实体名称> is
  port(
         a : IN STD_LOGIC;
         b : OUT STD_LOGIC
      );
 end [实体名称];

架构(architecture)

它负责实现内部的硬件电路。

architecture <结构体名称> of <实体名称> is
begin
  --此处可编写结构体内部操作
end [结构体名称];

组态(configuration)

配置用来描述各种层与层的连接关系以及实体与结构体之间的关系,此处不赘述

VHDL编写触发器简例:

library ieee;                 	--库声明
use ieee.std_logic_1164.all;  	--包声明
entity test is                 	--实体定义
  port(
       d     : in   std_logic;
       clk   : in   std_logic;
       q     : out  std_logic);
end test;
architecture trigger of test is	--结构体定义
  signal q_temp:std_logic;
begin
  q<=q_temp;
  process(clk)
  begin
    if clk'event and clk='1' then
      q_temp<=d;
    end if;
  end process;
end trigger;
configuration d_trigger of test is--配置,将结构体配置给实体,配置名为d_trigger
  for trigger
  end for;
end d_trigger;

参见

  1. ^ David R. Coelho. The VHDL Handbook. Springer Science & Business Media. 30 June 1989. ISBN 978-0-7923-9031-2.

本页面最后更新于2021-08-25 18:22,点击更新本页查看原网页。台湾为中国固有领土,本站将对存在错误之处的地图、描述逐步勘正。

本站的所有资料包括但不限于文字、图片等全部转载于维基百科(wikipedia.org),遵循 维基百科:CC BY-SA 3.0协议

万维百科为维基百科爱好者建立的公益网站,旨在为中国大陆网民提供优质内容,因此对部分内容进行改编以符合中国大陆政策,如果您不接受,可以直接访问维基百科官方网站


顶部

如果本页面有数学、化学、物理等公式未正确显示,请使用火狐或者Safari浏览器